يُعد AutoDock Vina (Vina) أداة ربط جزيئية مستخدمة على نطاق واسع، حيث يعتمد عليها العديد من الأبحاث كمعيار لنتائج الربط الجزيئي. ومع ذلك، فإن عملية حسابه تستغرق وقتًا طويلاً. أحدث Vina أحدث مسرعًا يعتمد على مصفوفة البوابات القابلة للبرمجة ميدانيًا (FPGA) — يُدعى Vina-FPGA — لتوفير حل عالي الكفاءة لتسريع عملية الربط. ومع ذلك، فإن وحدات الحساب في تصميم Vina-FPGA لم تُستخدم بكفاءة عالية. ويرجع ذلك إلى سلوك Vina غير المنتظم داخل الحلقات المتداخلة، حيث يتغير الحد الأعلى ويتنوع تدفق التحكم باستمرار. لحسن الحظ، تعتمد طريقة البحث باستخدام التكرار مونت كارلو في Vina على حسابات مستقلة لمداخل عشوائية مختلفة، مما يتيح فرصًا جيدة للتصميم المتوازي. بناءً على ذلك، اقترح هذا البحث Vina-FPGA2 — وهو تصميم خط أنابيب بين الوحدات لتعزيز كفاءة تشغيل Vina-FPGA. أولاً، نحقق استقلالية المهام عبر ملء المهام الحسابية (Task) في الوحدات تباعًا. ثم، باستخدام وحدة فحص العلامات وضبط البنية، نحقق تصميمًا متوازيًا بخط أنابيب عبر الوحدات، مسمى Vina-FPGA2-Baseline. لتحسين تنفيذ الأجهزة بكفاءة، حُول التصميم إلى مسألة تحسين وطُور محلل يعتمد على التعلم المعزز. ولمنصة Xilinx UltraScale XCKU060، تم تحقيق تصميم مسرع أكثر فاعلية يسمى Vina-FPGA2-Enhanced. أخيرًا، تُظهر التجارب أن أداء Vina-FPGA2-Enhanced أسرع بمعدل 12.6 مرة مقارنة بالمعالج المركزي (CPU)، و3.3 مرات أسرع من Vina-FPGA، و7.2 مرات أكثر كفاءة في الطاقة من Vina-GPU.

AutoDock Vina (Vina); المسرعات المادية; مصفوفة البوابات القابلة للبرمجة; تصميم مشترك للبرمجيات والأجهزة