Effiziente Fehlererkennungsmethode für monolithische dreidimensionale integrierte Schaltkreise: Clusterbasiertes Built-In Self-Test zur Erhöhung der Fehlertdeckung von Inter-Layer-Vias

Hadi JAHANIRAD ,  

Ahmad MENBARI ,  

Hemin RAHIMI ,  

Daniel ZIENER ,  

Abstract

Monolithische dreidimensionale integrierte Schaltkreise (M3D IC) stellen eine innovative Lösung dar, um die Skalierungsgrenzen herkömmlicher zweidimensionaler Bauelemente zu überwinden. Sie ermöglichen eine Leistungssteigerung, eine Reduzierung des Energieverbrauchs und eine Erweiterung der Funktionalität. Als wichtiger Bestandteil von M3D IC ermöglichen Inter-Layer-Vias (ILV) die vertikale Verbindung zwischen den Schichten, sind jedoch während der Herstellung und des Betriebs anfällig für Ausfälle wie Blockierungen (SAF), Kurzschlüsse und offene Verbindungen, was die Systemzuverlässigkeit beeinträchtigt. Die genannten Probleme erfordern den Einsatz fortschrittlicher Built-In Self-Test (BIST)-Methoden zur effizienten Fehlererkennung und -lokalisierung bei gleichzeitiger Reduzierung der Testkosten. Dieser Artikel stellt eine neue BIST-Struktur vor, die ILV-Fehler effizient erkennt, insbesondere bei unregelmäßiger Verteilung von ILV, und eine annähernde Fehlerlokalisierung innerhalb von Clustern basierend auf einer Schrittmodusmethode ermöglicht. Im vorgeschlagenen BIST-Rahmen werden ILVs basierend auf der Fehlerwahrscheinlichkeit in mehrere Cluster aufgeteilt, um alle SAF- und Brückenfehler (BF) sowie die meisten Mehrfachfehler effizient zu erkennen. Diese Strategie ermöglicht es Designern, die Fehlerabdeckung, Lokalisierungsgenauigkeit und Testzeit anzupassen, um spezifische Designanforderungen zu erfüllen. Die neue BIST-Methode behebt einen wichtigen Nachteil bestehender Ansätze durch die Einführung einer Multi-Cluster-ILV-Struktur, die die Anzahl der Testkonfigurationen und die Gesamttestzeit erheblich reduziert. Die Methode verbessert auch die Flächen- und Hardwareausnutzung und eignet sich besonders für großflächige Benchmark-Tests. Beispielsweise führten beim LU32PEENG-Benchmark die Aufteilung der ILV in 64 Cluster zu einer Reduzierung von Energieverbrauch, Fläche und Hardwareaufwand um jeweils 0,82%, 1,03% bzw. 1,14%.

Keywords

Monolithische dreidimensionale integrierte Schaltkreise (M3D IC); Inter-Layer-Vias (ILV); Built-In Self-Test (BIST); Fehlererkennung und -lokalisierung

READ MORE