Avec la complexification croissante des scénarios d'application, les systèmes sur wafer exigent une fiabilité de réseau d'interconnexion de plus en plus stricte. En présence de défauts de fabrication inévitables et d'interférences environnementales, les pannes de nœuds et de liens dans le réseau d'interconnexion sur wafer sont fréquentes, faisant de la tolérance aux pannes un facteur clé pour améliorer la fiabilité globale du système. Pour les pannes des nœuds de puce et des liens dans le réseau d'interconnexion sur wafer, cet article propose un algorithme de routage tolérant aux pannes sans canal virtuel avec équilibrage de charge nommé FTHOE. Cet algorithme, basé sur la stratégie de routage hamiltonien et le modèle de rotation pair-impair, ajuste dynamiquement la priorité de sélection des ports de sortie en utilisant les informations du vecteur de défaillance local du nœud courant, réduisant ainsi la longueur des détours lors du contournement des zones défaillantes et diminuant efficacement la probabilité que les paquets restent piégés dans la zone de défaillance. Par ailleurs, FTHOE conserve sous conditions de panne la nature adaptative du routage hamiltonien, maintenant une diversité élevée des plus courts chemins, renforçant ainsi l'équilibrage de charge du réseau et la performance globale des communications. Les résultats de simulation montrent qu'en comparaison avec les algorithmes de routage tolérant aux pannes existants, FTHOE réduit significativement la latence moyenne du réseau et augmente le débit, démontrant une robustesse en tolérance aux pannes et en équilibrage de charge dans des scénarios de pannes complexes.

système sur wafer;tolérance aux pannes;chemin hamiltonien;modèle de rotation pair-impair;équilibrage de charge