L'analyse de la consommation moyenne d'énergie est cruciale dans la conception de circuits intégrés numériques à grande échelle. Avec l'application de méthodes d'apprentissage automatique basées sur les données dans le domaine de la conception électronique assistée par ordinateur (EDA), la demande de vastes ensembles de données ne cesse de croître. Pour répondre à ce besoin, cet article propose un tout nouvel algorithme de génération de circuits électriques pseudo basé sur la structure topologique des graphes. Cet algorithme convertit un graphe acyclique orienté aléatoire en une table de circuits de pseudo-combinaison Verilog au niveau des portes, générant efficacement des échantillons massifs d'analyse de la consommation d'énergie. Ensuite, une unité de registre est introduite, transformant la table de pseudo-combinaison en un circuit électrique pseudo-synchrone. En ajustant les hyperparamètres de la structure du circuit et en imposant des contraintes temporelles appropriées lors du processus de synthèse, un ensemble de données de circuits pseudo cibles est finalement généré. Cette méthode est évaluée à l'aide de logiciels d'analyse de la consommation d'énergie pointus, comparant ses performances à un ensemble de données de référence, et en effectuant une analyse de la complexité topologique du circuit et une analyse temporelle statique. Les résultats expérimentaux confirment l'efficacité de l'ensemble de données, démontrant l'efficacité opérationnelle et la robustesse de l'algorithme, soulignant sa valeur de recherche.

calcul de graphes; conception électronique assistée par ordinateur (EDA); ensemble de données pseudo-électriques; analyse de la consommation moyenne d'énergie