L'analyse de la consommation moyenne d'énergie est cruciale dans la conception de circuits intégrés numériques à grande échelle. Avec la demande croissante de vastes ensembles de données dans le domaine de l'application des méthodes basées sur les données dans le domaine de la conception électronique automatisée (EDA), cet article propose un algorithme de génération de nouveaux circuits pseudo-électriques basé sur la structure topologique des graphes. Cet algorithme transforme un graphe acyclique dirigé généré de manière aléatoire en une table de réseau Verilog de niveau de porte, générant efficacement des échantillons massifs d'analyse de la consommation moyenne d'énergie. Ensuite, en introduisant des blocs d'enregistrement, la table de réseau pseudo-combinatoire est transformée en table de réseau pseudo-synchrone. En régulant les hyperparamètres de la topologie du circuit et en imposant des contraintes temporelles appropriées pendant le processus de synthèse, un ensemble de données de circuit pseudo-final est finalement généré. En utilisant des logiciels clés d'analyse de la consommation moyenne d'énergie pour évaluer cette méthode, les tests de consommation moyenne d'énergie sont effectués avant la synthèse du circuit, en comparant ses performances avec l'ensemble de données standard, et en vérifiant l'efficacité de l'ensemble de données à travers une analyse de la complexité topologique du circuit et une analyse statique du timing. Les résultats expérimentaux confirment l'efficacité de l'ensemble de données, démontrent le fonctionnement efficace de l'algorithme et sa robustesse, mettant en évidence sa valeur de recherche.

analyse de graphes; conception électronique automatisée (EDA); jeu de données pseudo-électriques; analyse de la consommation moyenne d'énergie