Les circuits intégrés tridimensionnels monolithiques (M3D IC) représentent une solution innovante pour surmonter les limites de réduction des dispositifs traditionnels bidimensionnels, permettant d'améliorer les performances, de réduire la consommation d'énergie et d'accroître les fonctionnalités. En tant que composant clé des M3D IC, les vias inter-couches (ILV) assurent la connexion verticale entre les couches, mais sont susceptibles de subir des défaillances lors de la fabrication et de l'exploitation, telles que le blocage (SAF), les courts-circuits, les interruptions, affectant ainsi la fiabilité du système. Ces problèmes nécessitent l'adoption de méthodes avancées de test intégré (BIST) pour une détection et une localisation efficaces des défauts tout en réduisant le coût des tests. Cet article propose une nouvelle architecture BIST capable de détecter efficacement les défauts des ILV, notamment ceux distribués de manière irrégulière, et réalise une localisation approximative des défauts au sein des clusters basée sur une méthode progressive. Dans le cadre du BIST proposé, les ILV sont divisés en plusieurs clusters selon la probabilité de défaillance, permettant une détection efficace de tous les défauts SAF et des défauts de pontage (BF) ainsi que de la plupart des défauts multiples. Cette stratégie permet aux concepteurs d'ajuster le taux de couverture des défauts, la précision de localisation et le temps de test pour répondre aux exigences spécifiques du design. La nouvelle méthode BIST résout une limitation clé des solutions existantes en introduisant une structure ILV multi-clusters, réduisant significativement le nombre de configurations de test et le temps total de test. Cette méthode améliore également l'utilisation de la zone et des ressources matérielles, étant particulièrement adaptée aux tests de référence à grande échelle. Par exemple, dans le test de référence LU32PEENG, la division des ILV en 64 clusters a permis de réduire la consommation d'énergie, la surface et l'overhead matériel de 0,82%, 1,03% et 1,14% respectivement.

Circuits intégrés tridimensionnels monolithiques (M3D IC); vias inter-couches (ILV); test intégré (BIST); détection et localisation des défauts