Previous
|
Next
共有キャッシュCIOQスイッチアーキテクチャに向けたブロック解除適応フィードバック制御設計
Rui ZHENG
,
Jianliang SHEN
,
Fan ZHANG
,
Ping LV
,
Peijie LI
,
Yu SHAO
,
Zhengbin ZHU
,
DOI:
10.1631/ENG.ITEE.2025.0180
Abstract
共有キャッシュ結合入出力キューイング(CIOQ)スイッチ構造における仮想出力キュー(VOQ)レベルでのヘッドオブライン(HOL)ブロッキング、キャッシュオーバーフローによるパケットロス、および輻輳拡散などの問題を解決し、性能と安定性を向上させるために、本論文ではブロック解除適応フィードバック制御設計を提案する。クレジット量に基づくタイムアウト検出機構を導入することで、理論上100%無ブロックを実現し、HOLブロッキングの影響を大幅に排除した。提案する仮想出力キュー動的調整アルゴリズムと閾値動的適応アルゴリズムの相乗効果により、キャッシュオーバーフローによる輻輳拡散リスクを低減し、システム全体の性能を向上させることが可能である。理論解析と実験結果は、典型的なトラフィックシナリオにおいて、本設計の最大スループットが1499.66 Gb/s、最小遅延が83 nsに達することを示している。さらに、有効スループット率は96.94%、データリンク層のパケット損失率は0.61%、パケットロス率はわずか0.6%である。従来のCIOQアーキテクチャおよび入力キューイングスイッチアーキテクチャと比較して、本設計はスループットをそれぞれ15.12%および20.55%向上させ、転送遅延をそれぞれ26.9%および54.7%短縮し、システムの安定性を強化しており、複雑なシナリオでのデータ交換要求を十分に満たしている。
Keywords
共有キャッシュ結合入出力キューイングスイッチアーキテクチャ;ヘッドオブライン(HOL)ブロッキング;輻輳拡散;適応フィードバック制御;PCIeインターコネクトプロトコル
READ MORE