単一チップ三次元集積回路（M3D IC）は、従来の二次元デバイスのスケーリング制約を克服する革新的なソリューションであり、性能向上、消費電力低減、機能強化を実現します。M3D ICの重要な構成要素である層間ビア（ILV）は、層間の垂直接続を可能にしますが、製造および動作中に閉塞（SAF）、ショート、オープンなどの故障が発生しやすく、システムの信頼性に影響を与えます。これらの問題に対処するため、効率的な故障検出と特定を実現しつつ、テストコストを削減する先進的な内蔵自己検査（BIST）手法の採用が求められています。本稿では、特に非規則に分布するILV故障を効率的に検出し、ステップモード法に基づいてクラスタ内の近似故障位置特定を実現する新しいBIST構造を提案します。提案するBISTフレームワークでは、故障発生確率に応じてILVを複数のクラスタに分割し、すべてのSAFおよびブリッジ故障（BF）、および多数の多重故障の高効率検出を実現します。この戦略により、設計者は故障カバレッジ、特定精度、テスト時間を微調整して特定の設計要件を満たすことが可能です。新しいBIST手法は、多クラスタILV構造の導入により、テスト設定数および総テスト時間を大幅に削減し、既存手法の主要な欠点を解決します。また、領域およびハードウェア利用率の向上を実現し、大規模回路ベンチマークに特に適しています。例えば、LU32PEENGベンチマークにおいてILVを64クラスタに分割した結果、消費電力、面積、ハードウェアオーバーヘッドがそれぞれ0.82%、1.03%、1.14%低減しました。

単一チップ三次元集積回路 (M3D IC); 層間ビア (ILV); 内蔵自己検査 (BIST); 故障検出と特定