무어의 법칙이 물리적 및 경제적 근본 한계에 접근함에 따라 반도체 산업은 성능 향상을 유지하는 데 전례 없는 도전에 직면해 있습니다. 본 연구는 소프트웨어 정의 상호연결(SDI)에서 소프트웨어 정의 웨이퍼 레벨 시스템(SDSoW)으로의 혁신적 진화를 설명합니다. 이 획기적인 SDSoW 아키텍처는 웨이퍼 레벨의 이종 통합을 통해 전통적인 스케일링 한계를 극복합니다. 본 논문에서 제안한 SDSoW는 전체 웨이퍼 상의 수천 개 작은 연산 칩의 동적 재구성을 가능하게 하여 초선형 성능 확장과 에너지 효율의 큰 향상을 실현합니다. 우리는 상호연결 유연성, 집적 확장 등 핵심 차원의 수학적 모델을 포함하는 종합 이론 프레임워크를 구축하고, 애플리케이션 기반 동적 아키텍처 재구성(ADR) 방안을 제안하였습니다. 이 방안은 웨이퍼 수준의 자원 할당을 실시간으로 최적화하며, 대규모 이종 시스템에서 출현 지능을 촉진할 것으로 기대됩니다. 128~1024 노드를 기반으로 한 시뮬레이션 결과, SDSoW는 기존 다중 칩 시스템보다 3.73~4.39배 향상된 처리량, 약 79.2% 감소한 지연, 약 2.8배 향상된 에너지 효율을 보였습니다. 집적회로(IC) 발명에 견줄 만한 기술 혁신으로서, 본 방안은 공정 미세화에 의존하지 않고 혁신적인 아키텍처 설계를 통해 무어의 법칙 한계를 돌파하는 실질적 경로를 제공합니다.

소프트웨어 정의 상호연결(SDI); 소프트웨어 정의 웨이퍼 레벨 시스템(SDSoW); 웨이퍼 레벨 집적; 출현 지능; 이기종 컴퓨팅