3차원 온칩 네트워크(3D NoCs)는 다중 코어 시스템에서 점점 더 널리 사용되고 있으며, 그 핵심 가치는 시스템의 확장성을 크게 향상시키는 데 있습니다. 실리콘 관통 비아(TSV)는 온칩 네트워크 층 간 수직 연결을 구현하는 핵심 기술입니다. 그러나 TSV 기반 층간 연결은 제조 결함, 장치 노화 및 기타 요인으로 인해 고장이 발생하기 쉽고, 이는 시스템 신뢰성에 심각한 영향을 미칩니다. 이러한 문제에 대응하기 위해, 특히 칩렛 아키텍처의 3D 온칩 네트워크 환경에서, TSV 고장 상태에서도 시스템의 안정적인 작동을 보장할 수 있는 높은 견고성의 결함 허용 메커니즘 구축이 시급합니다. 본 논문에서는 혼합 중복성과 직렬화 방법을 기반으로 하는 HyRAS라는 새로운 결함 허용 아키텍처를 제안하며, 수직 링크에 영구적 고장이 발생할 때 온칩 네트워크의 통신 신뢰성을 지속적으로 보장하는 것을 목표로 합니다. 이 아키텍처는 두 가지 협력적 결함 허용 메커니즘을 융합합니다. 첫째, 경량 공간 중복 전략을 사용하여 공유된 TSV 자원을 재사용함으로써 단일 독립 고장으로 인한 성능 저하를 완화합니다. 둘째, 대규모 심각한 고장 시나리오를 위해 적응형 직렬 전송 메커니즘을 도입하여 남아있는 정상 링크를 효율적으로 스케줄링하여 네트워크의 전체 연결성을 유지합니다. 합성 트래픽 모델과 실제 응용 부하를 결합한 전 기능 시뮬레이션 실험을 통해 제안한 아키텍처의 성능을 종합적으로 검증하였습니다. 실험 결과, 기존 주류 결함 허용 솔루션과 비교하여 대규모 결함 클러스터가 존재하는 실제 부하 환경에서 HyRAS 아키텍처의 네트워크 처리량이 최대 28.2% 향상되었으며, 하드웨어 오버헤드는 통제 가능하며 기존 중복 라우팅 아키텍처 대비 칩 면적 오버헤드는 14.53%, 전력 오버헤드는 8.87% 증가하였습니다.

3차원 온칩 네트워크;실리콘 관통 비아;중복성;결함 허용