단일 칩 3차원 집적회로(M3D IC)는 기존 2차원 장치의 축소 한계를 극복하기 위한 혁신적인 솔루션으로, 성능 향상, 전력 소모 감소, 기능 강화가 가능합니다. M3D IC의 중요한 구성 요소인 층간 비아(ILV)는 층 간 수직 연결을 가능하게 하지만, 제조 및 운영 과정에서 막힘(SAF), 단락, 개방 등 결함이 발생하기 쉬워 시스템 신뢰성에 영향을 미칩니다. 이러한 문제 해결을 위해 효율적인 결함 검출과 위치 파악을 위한 고급 내장 자가 검사(BIST) 방법을 도입하며, 테스트 비용 감소도 달성해야 합니다. 본 논문에서는 특히 불규칙하게 분포된 ILV 결함을 효율적으로 검출할 수 있고, 단계적 모드 방식을 기반으로 클러스터 내 근사 결함 위치 파악을 구현한 새로운 BIST 구조를 제안합니다. 제안된 BIST 프레임워크에서는 결함 발생 확률에 따라 ILV를 여러 클러스터로 나누어 모든 SAF 및 브리지 결함(BF)과 대부분의 다중 결함을 효율적으로 검출합니다. 이 전략은 설계자가 결함 커버리지, 위치 정확도, 테스트 시간을 미세 조정하여 특정 설계 요구사항을 충족할 수 있도록 합니다. 새로운 BIST 방법은 다중 클러스터 ILV 구조를 도입하여 테스트 구성 수와 전체 테스트 시간을 현저히 줄였으며, 면적 및 하드웨어 활용도를 높여 대규모 회로 벤치마크에 특히 적합합니다. 예를 들어, LU32PEENG 벤치마크에서 ILV를 64개 클러스터로 나눈 후 전력 소비, 면적, 하드웨어 오버헤드가 각각 0.82%, 1.03%, 1.14% 감소하였습니다.

단일 칩 3차원 집적회로 (M3D IC); 층간 비아 (ILV); 내장 자가 검사 (BIST); 결함 검출 및 위치 파악