Com a crescente complexidade dos cenários de aplicação, os sistemas em nível de wafer impõem requisitos cada vez mais rigorosos à confiabilidade da rede de interconexão. Sob defeitos inevitáveis de fabricação e interferências ambientais, falhas em nós e links na rede de interconexão em nível de wafer ocorrem frequentemente, tornando a tolerância a falhas um fator chave para melhorar a confiabilidade geral do sistema. Para falhas de nós e links em redes de interconexão em nível de wafer, este artigo propõe um algoritmo de roteamento tolerante a falhas sem canais virtuais com balanceamento de carga denominado FTHOE. O algoritmo baseia-se na estratégia de roteamento Hamiltoniano e no modelo de turnos par-ímpar, ajustando dinamicamente a prioridade de seleção da porta de saída ao utilizar informações locais do vetor de falhas do nó atual, encurtando o caminho desviado ao contornar áreas com falha e reduzindo efetivamente a probabilidade de pacotes ficarem presos na vizinhança da falha. Ao mesmo tempo, o FTHOE mantém a característica adaptativa do roteamento Hamiltoniano sob condições de falha, mantendo alta diversidade dos caminhos mais curtos, fortalecendo assim a capacidade de balanceamento de carga da rede e o desempenho geral das comunicações. Resultados de simulação mostram que, em comparação com algoritmos existentes de roteamento tolerante a falhas, o FTHOE reduz significativamente a latência média da rede e aumenta a taxa de transferência, demonstrando capacidade robusta de tolerância a falhas e balanceamento de carga em cenários complexos de falhas.

sistemas em nível de wafer;tolerância a falhas;caminho hamiltoniano;modelo de turnos par-ímpar;balanceamento de carga