Para resolver os problemas de bloqueio de cabeça de fila (HOL) no nível das filas de saída virtuais, perda de pacotes causada por estouro de cache e propagação de congestionamento na estrutura de comutação combinada de entrada e saída com cache compartilhado (CIOQ), além de melhorar o desempenho e a estabilidade, este artigo propõe um design de ajuste de feedback adaptativo para remoção de bloqueios. Por meio da introdução de um mecanismo de detecção de tempo limite baseado em crédito, alcança-se teoricamente 100% de ausência de bloqueios, eliminando significativamente o impacto do bloqueio HOL. Sob a ação conjunta do algoritmo dinâmico de ajuste da fila de saída virtual e do algoritmo dinâmico adaptativo de limiar, este design pode reduzir o risco de propagação de congestionamento causado pelo estouro do cache, aumentando assim o desempenho geral do sistema. Análises teóricas e resultados experimentais mostram que, em cenários típicos de tráfego, o rendimento máximo alcançado é de 1499,66 Gb/s, com latência mínima de 83 ns. Além disso, a taxa de rendimento efetivo é de 96,94%, a perda de pacotes na camada de enlace de dados é de apenas 0,61%, e a taxa de perda de pacotes é tão baixa quanto 0,6%. Em comparação com arquiteturas CIOQ tradicionais e arquiteturas de filas de entrada, o design proposto melhora o rendimento em 15,12% e 20,55%, respectivamente, reduz a latência de encaminhamento em 26,9% e 54,7%, e apresenta maior estabilidade do sistema, atendendo plenamente às demandas de troca de dados em cenários complexos.

Arquitetura de comutação combinada de entrada e saída com cache compartilhado;Bloqueio de cabeça de fila (HOL);Propagação de congestionamento;Ajuste de feedback adaptativo;Protocolo de interconexão PCIe