Анализ среднего энергопотребления является критически важным в проектировании крупномасштабных цифровых интегральных схем. С развитием методов машинного обучения, основанных на данных, в области автоматизации проектирования электроники (EDA), растет потребность в массивных наборах данных. Для удовлетворения этого спроса в данной статье предлагается новый алгоритм генерации псевдоэлектрических схем на основе топологии графов. Этот алгоритм преобразует случайно сгенерированный ориентированный ациклический граф в таблицу псевдокомбинационных схем Верилога на уровне ворот, эффективно создавая массивные образцы анализа потребления энергии. Затем вводится регистровая ячейка, преобразуя псевдокомбинационную таблицу в псевдосхему с временной последовательностью. Подстройка параметров электрической схемы и наложение соответствующих временных ограничений в процессе синтеза, таким образом, генерируется псевдоцелевой набор данных. Оценка этого метода проводится с помощью основного программного обеспечения для анализа энергопотребления, сравнивая его производительность с эталонным набором данных и проводя анализ сложности топологии схемы и статического анализа времени. Результаты эксперимента подтверждают эффективность набора данных и демонстрируют высокую эффективность и устойчивость алгоритма, подчеркивая его исследовательскую ценность.

графовые вычисления; автоматизация проектирования электроники (EDA); псевдоэлектрический набор данных; анализ среднего энергопотребления