Анализ среднего энергопотребления является критически важным для проектирования крупномасштабных цифровых интегральных схем. С увеличением спроса на огромные наборы данных в области применения методов на основе данных в области автоматизации проектирования электроники (EDA), в данной статье предлагается алгоритм создания новой псевдоконечной цепи, основанный на структуре топологии графов. Этот алгоритм преобразует случайно сгенерированный направленный ациклический граф в сетевую таблицу иглового уровня Verilog путем эффективной генерации огромных образцов анализа среднего энергопотребления. Затем с использованием регистровых блоков псевдосоставная сетевая таблица превращается в псевдосинхронную сетевую таблицу. Через регулирование сверхпараметров топологии схемы и наложение подходящих временных ограничений в процессе компиляции в конечном итоге создается псевдонабор данных цепи. Путем использования ключевых программ для анализа среднего энергопотребления для оценки этого метода проходит тестирование среднего потребления энергии до компиляции цепи, сравнивая его с производительностью стандартного набора данных, и проверкой эффективности набора данных через анализ сложности топологии цепи и статический анализ времени. Результаты эксперимента подтверждают эффективность набора данных, демонстрируют эффективную работу алгоритма и его устойчивость, проявляя его исследовательскую ценность.

графовый анализ; автоматизация проектирования электроники (EDA); псевдодатасет; анализ среднего энергопотребления