SAPER-AI accelerator: a systolic array-based power-efficient reconfigurable AI accelerator

Fahad Bin MUSLIM ,  

Kashif INAYAT ,  

Muhammad Zain SIDDIQI ,  

Safiullah KHAN ,  

Tayyeb MAHMOOD ,  

Ihtesham ul ISLAM ,  

Abstract

Ускорители глубокого обучения имеют решающее значение для удовлетворения растущего спроса современных нейронных сетей на вычислительные мощности. Ускорители на основе импульсных массивов состоят из двумерной сетчатой структуры обработки, которая совместно работает для ускорения операций умножения матриц. Эффективность таких ускорителей имеет решающее значение, особенно в контексте искусственного интеллекта на краю. Предложенный ускоритель SAPER-AI является ускорителем на основе импульсного массива, который использует единый формат потребления энергии для определения его намерений потребления энергии, практически не требуя оптимизации его микроархитектуры. Этот ускоритель закрывает элементы обработки в строках и столбцах грубым образом, что позволяет импульсной сетчатой микроархитектуре адаптироваться к постоянно изменяющемуся спросу на вычислительные мощности в современных рабочих нагрузках глубокого обучения. Анализ показывает, что эффективность дизайна импульсного массива 32 × 32 и 64 × 64 в оптимальном случае увеличивается на 10-25%. Кроме того, мощность и задержка массива импульсов улучшается примерно на 6%. Кроме того, сравнение производительности на основе моделей MobileNet и ResNet50 показывает, что массив импульсов обычно показывает лучшую производительность при обработке нагрузки ResNet50. Это происходит потому, что более регулярные операции свертки, представленные моделью ResNet50, более предпочтительны для массива импульсов, и с увеличением размера массива импульсов этот разрыв в производительности будет увеличиваться.

Keywords

Artificial intelligence (AI) accelerators;Application-specific integrated circuit (ASIC) design;Systolic arrays;Low-power designs

READ MORE