Para resolver los problemas de bloqueo en la cabeza de la cola (HOL) a nivel de las colas de salida virtuales, pérdida de paquetes por desbordamiento de caché y propagación de congestión en la estructura de conmutación de entrada/salida combinada con caché compartida (CIOQ), además de mejorar el rendimiento y la estabilidad, este documento propone un diseño de regulación adaptativa con retroalimentación para eliminar bloqueos. Mediante la introducción de un mecanismo de detección de tiempo de espera basado en crédito, se logra teóricamente un bloqueo cero del 100%, eliminando en gran medida el impacto del bloqueo HOL. Bajo la acción conjunta del algoritmo dinámico de regulación de colas de salida virtuales y el algoritmo dinámico adaptativo de umbral, este diseño puede reducir el riesgo de propagación de congestión causada por el desbordamiento de caché, mejorando así el rendimiento general del sistema. El análisis teórico y los resultados experimentales muestran que en escenarios de tráfico típicos, el rendimiento máximo alcanzado es de 1499,66 Gb/s, con una latencia mínima de 83 ns. Además, la tasa de rendimiento efectivo es del 96,94%, la pérdida de paquetes a nivel de enlace de datos es solo del 0,61%, y la tasa de pérdida de paquetes es tan baja como 0,6%. En comparación con la arquitectura CIOQ tradicional y la arquitectura de colas de entrada, el diseño propuesto incrementa el rendimiento en un 15,12% y 20,55% respectivamente, reduce la latencia de reenvío en un 26,9% y 54,7%, y ofrece una mayor estabilidad del sistema, satisfaciendo plenamente las demandas de intercambio de datos en escenarios complejos.

Arquitectura de conmutación combinada de entrada y salida con caché compartida;Bloqueo en cabeza de cola (HOL);Propagación de congestión;Regulación adaptativa por retroalimentación;Protocolo de interconexión PCIe