El análisis del consumo medio de energía es crucial en el diseño de circuitos integrados digitales a gran escala. Con la creciente demanda de conjuntos de datos masivos en el campo de la aplicación de métodos basados en datos en el campo del diseño electrónico asistido por ordenador (EDA), este artículo propone un algoritmo de generación de nuevos circuitos semieléctricos basado en la estructura topológica de los grafos. Este algoritmo convierte un gráfico dirigido acíclico generado aleatoriamente en una tabla de red de nivel de puerta Verilog, generando eficientemente muestras masivas de análisis del consumo medio de energía. Luego, introduciendo bloques de registro, la tabla de red seudo-combinatoria se convierte en una tabla de red seudo-sincrónica. Regulando los hiperparámetros de la topología del circuito y aplicando restricciones temporales adecuadas durante el proceso de síntesis, se genera finalmente un conjunto de datos de circuito seudo-final .Utilizando software clave de análisis del consumo medio de energía para evaluar este método, las pruebas de consumo medio de energía se realizan antes de la síntesis del circuito, comparando su rendimiento con el conjunto de datos estándar, y verificando la eficacia del conjunto de datos a través de un análisis de complejidad topológica del circuito y un análisis estático del tiempo. Los resultados experimentales confirman la eficacia del conjunto de datos, demuestran el funcionamiento eficiente del algoritmo y su robustez, destacando su valor de investigación.

análisis de gráficos; diseño electrónico asistido por ordenador (EDA); conjunto de datos pseudo-eléctricos; análisis del consumo medio de energía