Método eficiente de detección de fallas para circuitos integrados tridimensionales monolíticos: autotest integrado basado en clústeres para mejorar la cobertura de fallas de vías intercapas
Los circuitos integrados tridimensionales monolíticos (M3D IC) son una solución innovadora para superar las limitaciones de escalado de los dispositivos tradicionales bidimensionales, pudiendo mejorar el rendimiento, reducir el consumo de energía y aumentar las funcionalidades. Como componente clave en los M3D IC, los vías intercapas (ILV) permiten la conexión vertical entre capas, pero son propensos a fallas durante la fabricación y operación, como bloqueos (SAF), cortocircuitos y circuitos abiertos, lo que afecta la fiabilidad del sistema. Estos problemas requieren la adopción de métodos avanzados de autotest integrado (BIST) para lograr una detección y localización eficientes de fallas, al mismo tiempo que se reduce el costo de las pruebas. Este artículo presenta una nueva estructura BIST capaz de detectar eficientemente fallas de ILV, especialmente para ILV distribuidos irregularmente, y basada en un método de modo escalonado para lograr una localización aproximada de fallas dentro de clústeres. En el marco del BIST propuesto, los ILV se dividen en varios clústeres según la probabilidad de falla para lograr una detección eficiente de todas las fallas SAF y fallas puente (BF), así como la mayoría de las fallas múltiples. Esta estrategia permite a los diseñadores ajustar la cobertura de fallas, la precisión de localización y el tiempo de prueba para satisfacer requisitos específicos de diseño. El nuevo método BIST resuelve una deficiencia clave de las soluciones existentes mediante la introducción de una estructura ILV de múltiples clústeres que reduce significativamente el número de configuraciones de prueba y el tiempo total de prueba. El método también mejora la utilización del área y el hardware, siendo especialmente adecuado para pruebas de referencia a gran escala. Por ejemplo, en la prueba de referencia LU32PEENG, dividir los ILV en 64 clústeres redujo el consumo de energía, el área y el costo de hardware en un 0,82%, 1,03% y 1,14%, respectivamente.
Keywords
Circuitos integrados tridimensionales monolíticos (M3D IC); vías intercapas (ILV); autotest integrado (BIST); detección y localización de fallas