Your Location：
Home >
Browse articles >
Design and verification of an FPGA programmable logic element based on Sense-Switch pFLASH
Regular Papers | Updated：2024-04-29

    • Design and verification of an FPGA programmable logic element based on Sense-Switch pFLASH

      Cover Article
    • 基于Sense-Switch型pFLASH的FPGA可编程逻辑单元的设计与验证
    • “科研团队在可编程逻辑元素领域取得了重要进展。他们提出了一种基于Sense-Switch pFLASH技术的可编程逻辑元素（PLE）。通过编程Sense-Switch pFLASH，PLE能够实现包括三位查找表（LUT3）、部分四位查找表（LUT4）、锁存器以及带有使能和复位功能的D触发器（DFF）等多种功能。这种逻辑元素采用操作逻辑选择（COOL）方法，使得任何逻辑电路都可以以任意比例实现组合逻辑和寄存器的功能。研究团队对Sense-Switch pFLASH和PLE电路进行了测量，结果显示，Sense-Switch pFLASH在“开”状态下的驱动电流约为245.52微安，而“关”状态下的泄漏电流仅为0.1皮安。PLE的可编程功能表现正常，典型组合逻辑操作AND3的延迟为0.69纳秒，而顺序逻辑操作DFF的延迟为0.65纳秒，均满足设计技术指标的要求。这一研究成果为可编程逻辑设计领域提供了新的思路和方法，有望推动该领域的发展，并为相关应用提供更高效、灵活的解决方案。”
    • Frontiers of Information Technology & Electronic Engineering   Vol. 25, Issue 4, Pages: 485-499(2024)

    • DOI：10.1631/FITEE.2300454    

      CLC： TN402

    • Received：05 July 2023，

      Revised：2023-12-17，

      Accepted：17 December 2023，

      Published：0 April 2024

    Scan QR Code

  • Zhengzhou CAO, Guozhu LIU, Yanfei ZHANG, et al. Design and verification of an FPGA programmable logic element based on Sense-Switch pFLASH[J]. Frontiers of Information Technology & Electronic Engineering, 2024, 25(4): 485-499. DOI： 10.1631/FITEE.2300454.

  •  
  •  

0

Views

352

Downloads

0

CSCD

PlumX

>
Alert me when the article has been cited
Submit
Tools
Download
Export Citation
Share
Add to favorites
Add to my album

Related Articles

No data

Related Author

No data

Related Institution

No data
0